190 SU 11 1408439

(SU 4 G 06 P 12/02

ГОСУДАРСТВЕННЫЙ НОМИТЕТ СССР по делам изобретений и отнрытий

ОПИСАНИЕ ИЗОБРЕТЕНИЯ!

Н АВТОРСКОМУ СВИДЕТЕЛЬСТВУ



- . (21) 4136630/24-24
- (22) 20.10.86
- (46) U7.07.88. Bon. № 25
- (72) В.В. Меркуль, И.Ю. Манукин н М.Н.Гуревич
- (53) 681.325 (088.8)
- (56) Прожиялковский В.В., Лонов Ю.С. Техныческие и программые средства ЭВМ. М.: Статистика, 1980, с.66-67.
- Авторское свидетельство СССР ж 764518, кл. G 06 F 13/00, 1980. Авторское свидетсльство СССР

1024926, кл. G U6 F 12/02, 1983. (54) YCTPORCTBO AMPECALUM MAR ABTOMA-ТИЧЕСКОЙ КОНФИГУРАЦИИ ПАМЯТИ ЭВК (57) Изобретение относится к вычислительной технике: и может быть исполь-

эсвано при непрерывной адресации но-

пулей памяти ЭВМ. Целью изобретения является расширение функциональных возножностей устройства за счет схенной реализации автоматического отключения неисправных модулей памяти и установления непрерывной адресации для исправных модулей паняти; причем нифорнация об отключенных (неисправных) нодулях паняти визуально представляется : оператору на блоке индикашин. Даниая цель достигается эа счет того, что в устройство, содержащее регистр физических адреков, регистр условних адресов, блок регистров преобразования адресов, дололиительно вредены регистр конанд, два нультиплексора, регистр нидикации, элемент НЕ и элемент Н. 2 ил.

30

Изобретение относится к вычислятельной технике и ножет быть использовано при непрерывной адресации нодулой памяти ЗВМ.

Оперативная память вычислительных мешни большой мошности состоит из отпельных мопулей, которые могут быть отключены в случае наличия в них не-исправностей, причен исправные модутия в данном случае должны иметь непрерывную апресацию.

()перации присвоения неотключенным модуляч памяти непрерывной алресации осуществляются устройствани конфигут 15 рации памяти.

Пель изобретения - расширение функциональных возможностей за счет схамной реализации автоматического этключения неисправных модулей памити 20 и установления непрерывной апресации для исправных модулей памяти.

На фиг. 1 представлена структурная схема соединения процессоря, устройства адресации и оперативной памяти; на фиг. 2 — функциональная схема устройства.

Схена соединения включает процест сор 1, устройство 2 апресации и оперативную память 3.

Устройство адресации содержит регистр 4 команд, регистр 5 физических адресов, регистр 6 условных адресов, блок 7 регистров преобразования адресов, первый 8 и второй 9 мультиплекторы, регистр 10 индикации, блок 11 индикации, элемент И 12 и элемент НЕ 13.

Выходы F, F, P, Q, A2, A1, F, процессора 1 являются соответственно яыходом зат 40 юся информации в панять 3, выходом обращения к паняти 3, информационным выходом, выходом адреса в модулях патмяти, выходом адреса модулей паняти, выходом управления устрояством 2.

Выходы устройства 2 А, и F являются соответственно выходами физического адреса нодулей памяти и управляюшин выходом, последний служит для передачи в процессор 1 сигнала "Не действительный адрес" в случае обрашения
процессора 1 к отключенному нодуле
паняти и сигнала, "Конец конфигурации", необходимого для сигнализации
об окомчании в устройстве 2 режима
конфигурации ланяти.

55

Режимы работы устройства определяются колани, установленными на регистре 4 комами, первый и эторой выходы которого подключены к управляншим входам регистров физических 5 и устловных 6 адресов соответственно. При единичном значении на каком-либо вытхоле регистра 4 комаил соответствующий регистр физического 5 или условного 6 адресов работает в режиме запесения информации по информационным входам, в претивном случае данные регистры работают в режиме счетника, причем режимы работы регистров условных 6 и физических 5 адресов осуществляются при наличии на их синхровхотдах единичных сигиалов.

В зависимости от колов, установтленных на выходах регистра 4 конанд, устройство может работать в плелужщих режимах: конфигурации паняти (кол 00 на регистре 4), обращения к паняти по физическим адресам (кол 01 на регистре 4), обращения к паняти по устловным адресам (кол 10 на регистре 4), изменения конфигурации паняти (кол 11 на регистре 4).

Режим конфигурации памяти осуществляется следующин образон. Сигналон управления "Сброс" произволится установка всех регистров устройства 2 в нулевое состояние, сигналом управления "Упр." - установка кода команды "Конфигурация" (код 00) на регистре 4 команд, осуществляется проверка тестовой информации модуля памяти ланяти 3, адрес которой соотпетствует колу, установленному на регистре 5, который работает в резине счетчика (на адресном входе мультиплексора 9, э данном случае, разрешающий сигнал с выхода элемента НЕ 13). В случае положительного результата проверки нодуля паняти паняти 3 в устройство 2 выдается из процессора 1 единичный сыгнал "Запись" и единичный сигнал на первый вход задания режима и производится занесение кода, установленного на регистре 5, в'регистр блока 7, определенного кодом на регистре 6, в разряде регистра 10 инликации, соответствующем коду на регистре б. устанавливается единичное эначение. Сигналами "Синхр. ФА" и "Синхр УА" поступакшини с процессора 1, происхотит изменение кодов на +1 в регистраж 6 н 5.

В случае отрицательного результата при проверке тестовым контролем молу-ля памяти в памяти 3 сигналы "Запись" и "Симхр УА" не вырабатываются, т.е.

запись кодя регистра 5 я соответствующий регистр блока 7 не производится, также не изменяется состояние в соответствующем разряде регистра 10.

При переполнении регистра 5 в пропессор 1 выдается сигнал об окомчании
режима конфигурации памяти "Конеи
конфигурации". Таким образом, в режине конфигурации в регистрах блока 7 последовательно записываются колы
физических адресов исправных модулей
памяти, а в блоке 11 индикации индикаторы, соответствующие исправным модулян памяти, устанавливаются в сост 15
тояние "Выключено".

Режим обращения к памяти 3 по фитопическим адресам осуществляется путем установки кола 01 на регистре 4 с последующей установкой кола физит 20 ческих адресов в регистре 5. В данном случае колы физических адресов нолупей рамяти, установленные на регистре 5, поступают в память 3 через второй информационный вход мультиплексо—25 ра 9, так как адресиый и младший разтряд второго информационного входа возбуждаются епиничным сигналом с вытхода элемента НЕ 13. Данный режим истиплычется в основном при понске нет 30 исправности в модулях памяти.


Режин обращения к паняти по условным апресам производится путем установки сигналом "Упр." кода 10 на репистре 4 конана и сигналами "Синкр. УА" осуществляется установка колов условных адресов в регистре 6. В данном случае на выходах нультиплексора 8 появляются колы физических алресов, соответствующие кодам условных апресов, возбуждающих апресные входы дзнного нультиплексора. Колы физических апресов с выхода нультиплексора в передаются через нультиплексор 9 в плиять 3, причем если на инверсион нладшен разряде выхода мультиплексора 9 появится единичный сигнал, то физический апрес на выходах данного нультиплексора будет недействитель-HUH.

Режим изненения конфигурации па— об мяти является режимом присвоения фитовческому апресу ланного модуля памяти соответствующего условного адреса. Данию режим используется в некоторых случаях при выхоле из строя модулей . \$5 памяти во время выполнения процессофом 1 вычислительного процесса. В данном режиме сигналами "Упр.",

"Синхр. ФА" и "Синхр. УА" производится установка колов на регистрах 4-6.
Сигналом "Запись" осуществлиется запись кола физического адреса и блок
7, причем если инеется епикичный сигнал на первом входе заламия ревина,
то физический адрес, записываемый в
соответствующие регистри блока 7, является действительным, в противном
случае физический адрес недействиттельный и в соответствующем разряде
регистра 10 индикации устаналивается
имдевой код, т.е. соответствующий
индикатор в блоке 11 индикации устанавливается в состояние "Включемо".

Форнула изобретения

Устройство адресании для автоматической конфигурации паняти ЭВМ, содержащее регистры физических и услонных адресов, блок регистров преобрарования адресов, причем информационные и адресные входы блока регистров преобразования адресов соединены соответственно с выходани регистрон физических и услочных апресов, о т личающееся тем, что, с целью расширения функциональных возножностей за счет схенной реализации автоматического отключения неисправных модулей памяти и установления непрерывкой адресации для исправных нодулей памяти, в него впедены регистр конянд, ява нультиплексора. ригистр индикации, эленент НЕ и эленент И, причем ийформационные вхолы регистров условных и физических адресов и конанд соединены с яходами за-дания режима устройства, синхровкоды регистроя условных и физических адресоя и команд соединены с соотыятствующими входными шинами синхронизашин, входы управления рехимон регистров условных и физических адресов соединены с пряным и инверсным пходами эленевта И и с первым и вторым выходани регистра команд соответственно, входы младших разридов регистров блока регистров преобразования адресов соелинены с первым входом залания ражина устройства и с информационивын входами регистра индикации, выходы которого являются выходами признака неисправности нодулей ланяти устройства, синхровход регистра индикации соединей с входон записи устройства и с синжровкодом блока регистров преобразования апресов, апресные вхопы



Редактор В. Панко	Спставитель А.Пранов Техред А.Козвчук	Копректор Э.Лончакова	<u>.</u>
Заказ 3353/32	Tupax 704	Полинское	
	НИЗПИ Государственного по делан изобретений 35, Москва. Ж-33, Раушо	и открытий	

Произведственно-полиграфическое предприатие, г. Ужгород, ул. Проектная, 4


которого соядинены с адресными яходами первого мультиплексора, адресные входы регистра индикации соединены с выходами регистра физических адресов и с старшими разрядами второго инфор-

и с стяршим разрядами второго информационного входя второго мультиплектора, младший разряд второго информационного яхола и адресный яход котогрого соединены с выходом элемента НЕ, 10 яход которого соединен с вторым выходом регистра команд, первый информа-

инсиный вход эторого нультиплексора

соединен с выхолом первого мультил-

лексора, информационные пхолы которого соединены с выхолами блока регистров преобразования адресов, ихолы установки нуля всех регистрой соединены с входом сброса устройства, инверсный выход элемента и является выходом признака замершения тестирования памяти устройства, выхолы второго мультиплексора являются выходами задания адресь устройства, ныход переполнения регистра физических адресов является выходом признака конца конфигурации памяти устройства.



Annex 16

SU No 1408439, published July 07, 1988

Specification of Invention to Certificate of Authorship 1408439 Al

[21] 4136630/24-24

[19] SU [11] 1408439 A1

[22] Filed: Oct. 20, 1986

[51] Int. Cl. G 06 F 12/02

[46] Jul. 07, 1988, Bulletin No 25

[72] Inventors: V.V. Merkul, I Yu. Manukin and M.N. Gurevich

[53] UDC 681.325 (088.8)

[54] ADDRESSING DEVICE FOR CONFIGURATING MEMORY AUTOMATICALLY

[57] The invention relates to the computer engineering and may be used in continuous addressing a computer memory. An object of the invention is in widening the functional possibilities of the device by using a circuitry to cut off automatically the failed memory blocks and establishing continuous addressing for the failed memory blocks, the information on the cutoff (failed) memory blocks being visually presented to the operator on a display unit. Said object is achieved by installing in the device a command register, two multiplexers, indication register, NO component and AND component in addition to the physical address register, virtual address register, a unit of address mapping registers.

Fig. 1 is a structural connection diagram of the processor, addressing device and ROM; Fig. 2 is the device functional diagram.

The connection diagram includes processor 1, addressing device 2 and RAM 3.

The addressing device comprises command register 4, physical address register 5, virtual address register 6, unit 7 of address mapping registers, first 8 and second 9 multiplexers, indication register 10, indication unit 11, element AND 12 and element NO 13.